Pletronics石英晶振頻率控制技術，頻率控制的發展一直在穩步前進技術。雖然許多變化是技術自然發展的結果，主要驅動因素是增強的制造能力、降低成本的需求以及對于更小的尺寸、更高的穩定性、更低的功耗，和更快的啟動。

石英元器件，主要是體聲波(BAW)器件，長期以來一直是所有商用時鐘源的比較標準。歷史石英晶體作為用于頻率控制的非常穩定、高質量的石英晶體諧振器已被很好地證明舉世公認。石英頻率控制器件的頻率與溫度響應、老化、抖動和相位噪聲特性都在中有詳細記錄行業。然而，這種特性與采用新技術的頻率控制裝置的簡明技術比較一直缺乏。建立MEMS和之間的基準其他設備與已建立的石英基設備相比，該分析的作者開始2007年的一項研究，并在2008年發表了頻率控制裝置的對比分析。這比較研究是對早期基準分析的更新和擴展。

恒溫控制晶體振蕩器(OCXO)通常用于高精度頻率應用。 這種方法將晶體和相關的振蕩器電路加熱到水晶。在OCXO應用中使用的上轉折點的一部分。OCXO具有在非常窄的溫度范圍內鍛煉晶體的額外優勢窗口，通常為幾度或更小。這大大減少了激發不必要的機會晶體中的模式。這種方法的最大缺點是設備的尺寸和電源要求。隨著技術的發展，這些設備的尺寸和功率需求設備繼續減少。

這些振蕩器的晶體是這樣制造的，即上轉折點高于最高點額定溫度范圍。晶體和相關電路被加熱到并保持在晶體上該點周圍的溫度窗口變窄，設備被調諧到頻率那個溫度。

Pletronics晶振抖動在高性能設計中的重要性，高性能串行數據架構使時鐘晶體振蕩器抖動成為人們關注的焦點，高速串行總線架構是當今高性能設計的標準。雖然并行總線標準經歷了一些變化后，串行總線在多個市場和設備上建立起來——計算機、手機， 娛樂系統等等。串行總線提供了性能優勢和設計簡化(更少的走線) 在電路和電路板布局中。串行數據鏈路充當當今信息世界的動脈，因為它們從 處理系統中的一個點到另一個點。為了確保數字系統中數據的準確傳送和接收由時鐘和數據恢復(CDR)電路控制，其作用相當于數據系統中的握手。這準確接收和解釋數據的關鍵是準確了解時鐘邊沿的“位置” 在任何時間點。

1.相位/均方根抖動——可被視為“精細聚焦”測量。這通常被稱為 “絕對抖動”,即時鐘邊沿位置與實際位置的總差值理想——通常通過用網絡分析儀測量信號的相位噪聲來揭示； 

2.峰值抖動和峰峰值抖動，其中的每一個都可以被認為是一個“過程”測量，并且是中斷的歸結為兩個特征: a.周期抖動(又稱周期抖動)任何一個時鐘周期與理想或平均時鐘之間的差異周期——通常通過用示波器測量信號周期來顯示， b.周期間抖動——任意兩個相鄰時鐘周期持續時間的差異。這對以下方面可能很重要 微處理器和RAM接口中使用的某些類型的時鐘產生電路也需要測量 使用示波器

抖動性能/規格限值已由ITU-T、Telcordia等標準化機構確定 還有IEEE。本地以太網(IEEE)抖動的規格和測試方法與SDH/不同 SONET/SyncE (ITU-T，Telcordia)。

抖動在高性能設計中的重要性，抖動產生：隨著下一代串行標準數據速率的提高，模擬異常對信號完整性和質量的影響比以往任何時候都大。信號路徑中的導體，包括電路板跡線、過孔、連接器， 和反射表現出更大的傳輸線效應，降低了信號電平， 引起偏斜，增加噪聲，從而增加抖動。然而，一切都從基礎系統時鐘信號開始 (SYSCLK或主時鐘)。除了時鐘信號的顯著性能特征之外，創建 根據所用的架構和設計方法，信號可能相差10倍以上。幫助 實現一個沒有過多性能保護帶(因此沒有過多成本)的系統設計，本文 重點在于提供關于用于創建符合每種架構的時鐘信號的不同架構的更新 具體的高速串行數據(HSSD)實現方案。特定抖動類型、定義和合規性 測試方法已經有了很好的記錄，這里不再贅述。

抖動在高性能設計中的重要性，用來創建系統時鐘的普遍基礎組件是石英晶體振蕩器(“XO”)，這是一項已經使用多年的成熟技術。晶體振蕩器本身具有固有的抖動特性 它們的輸出抖動因設計/電路而異，其單價也是如此。智能系統設計師意識到系統/產品/設計的總成本本身就是一個需要滿足的“規格”。這篇文章描述了每一個 信號創建方法以及推薦表，以幫助潛在用戶避免招致不必要的高元件成本。